本検証対象であるプロセッサは、1ユニットに32個の実行ユニットを持つコンフィギュラブルなアレイプロセッサです。　さらにそのコンフィギュラビリティを制御するRISCマイコンが存在しており、それらの命令の組合せだけでも天文学的な数字となります。
そこでベリフォアではそれらの膨大な数の組合せを効率的に網羅するために検証環境は制約付ランダム検証を中心とし、当時としてはまだほとんど知られてなかったメソドロジ(VMM)を全面的に採用し、加えて検証スピードを加速する為にグリッド環境を構築して、より効率化を図りました。
その結果、検証エンジニア二人で6ヶ月という短期間で検証を完了できました。

昨今のタイミングコントローラは、所謂タイミング調整のブロック、スケーラビリティに加えてパネルの特徴を引き出す為の画像処理ブロックなどが
多数含まれており、複雑さが増してきています。
4K/8Kなどの高精細パネルが対象となる場合にはデータ量が膨大となるためにシミュレーションとその他の手法(エミュレーション、FPGAプロトタイピング)をどの検証工程でどのような目的・内容で 実施するかが一つのキーになります。
これらのトータル的な検証戦略によってプラン通りのスケジュールで検証を完了することができました。

数十のマスター（マルチCPU含む）及びスレーブがシステム内に存在し、複数のバスプロトコルがシステムバスに よってメモリーコントローラに接続されている構成です。
このような構成の場合に検証でキーとなるのは”バス調停”と 各マスター<->スレーブ間のコミュニケーションの網羅ということになります。
そこで検証効率を考え、制約付きランダムと機能カバレッジをフルに活用し、さらに性能検証をより厳密に実施する為に 自社製のバスVIPを駆使することにより、比較的短期間で検証を完了できました。

TVと同様に扱う画素数が膨大になるとともに、センサーからの入力画像に対してのノイズ除去、拡大縮小などをはじめとする画像処理が複雑になり、さらに複数フォーマット対応CODEC、複数MPU、各種ペリフェラル（高速IO含む）、より重たいトラフィックを司るシステムバス・メモリコントローラー などが主要ブロックとしてあります。
ベリフォアでは各種画像処理の設計から最適な検証環境の開発を含め御提案・実施します。

検証対象は、SoC内のCPUを含む数十の各種IPコアが接続されているインターコネクト部全体であり、実動作環境に近いトラフィックを与えることにより各種ブリッジ・アービタ(プロトコル検証を含む)、DRAMコントローラを含んだ動作の検証例です。
検証手法は、UVMに基づくSystemVerilogによる制約付ランダム検証とダイレクト検証を採用しました。特徴としては、制約付ランダムによるトラフィック生成、スコアボードによる自動データチェック、バスモニタ・アサーションによるバスプロトコルチェック、機能カバレッジ集計、統計的性能集計、階層的検証環境による容易なダイレクトテストケース記述などが挙げられます。
検証作業の期間は当初の予定通り4ヶ月で完了しました。